DERWENT-ACC-NO:

1997-326077

DERWENT-WEEK:

199730

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Ceramic ball grid array package e.g. high speed semiconductor device - has solder bumps formed in array at package undersurface, with bumps at centre smaller and

at package undersurface, with bumps at centre smaller and bump size growing larger as bumps are positioned nearer

periphery of package

PATENT-ASSIGNEE: FUJITSU LTD[FUIT]

PRIORITY-DATA: 1995JP-0280388 (October 27, 1995)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE PAGES

MAIN-IPC

JP 09129774 A May 16, 1997 N/A 011 H01L

023/12

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO APPL-DATE

JP 09129774A N/A 1995JP-0280388 October 27,

1995

INT-CL (IPC): H01L023/12

ABSTRACTED-PUB-NO: JP 09129774A

BASIC-ABSTRACT:

The package (20) has a GaAs large-scale integration chip (2) mounted on its surface, with the flat undersurface of the chip in contact with the package surface.

Solder bumps (22) are formed in an array at the undersurface of the package.

The bumps are smaller at the centre and their sizes grow larger as they are positioned nearer the periphery of the package.

ADVANTAGE - Improves transmission characteristics of high-speed signal,

connection reliability, and mounting characteristics since shorter wire is required for connection. Reduces device cost since simple, general-purpose package ceramic plate may be used as package. Minimises stress generated from

mismatched thermal expansion coefficient with difference in size of solder bumps with respect to their position; reduces probability that semiconductor chip mounted on package is damaged even with introduction of heat to package.

CHOSEN-DRAWING: Dwg.1/15

TITLE-TERMS: CERAMIC BALL GRID ARRAY PACKAGE HIGH SPEED SEMICONDUCTOR DEVICE

SOLDER BUMP FORMING ARRAY PACKAGE UNDERSURFACE BUMP CENTRE SMALLER

BUMP SIZE GROW LARGER BUMP POSITION NEARBY PERIPHERAL PACKAGE

DERWENT-CLASS: U11

EPI-CODES: U11-D01A3; U11-D01A5;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N1997-270210

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-129774

(43)公開日 平成9年(1997)5月16日

(51) Int.Cl.⁸

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 23/12

H01L 23/12

L

Q

審査請求 未請求 請求項の数16 OL (全 11 頁)

| (21)出願番号 | 特願平7-280388 | (71)出願人 000005223 |
|----------|------------------|----------------------|
| | | 富士通株式会社 |
| (22)出顧日 | 平成7年(1995)10月27日 | 神奈川県川崎市中原区上小田中4丁目1番 |
| | | 1号 |
| | | (72)発明者 戸谷 眞 |
| | | 神奈川県川崎市中原区上小田中1015番地 |
| | | 富士通株式会社内 |
| | | (72)発明者 大野 正樹 |
| | | 神奈川県川崎市中原区上小田中1015番地 |
| | | 富士通株式会社内 |
| | | (72)発明者 黒田 康秀 |
| | | 神奈川県川崎市中原区上小田中1015番地 |
| | | 富士通株式会社内 |
| | | (74)代理人 弁理士 伊東 忠彦 |


(54) 【発明の名称】 バンブグリッドアレイ型パッケージ及び基板並びに実装構造

(57)【要約】

【課題】 バンプグリッドアレイ型パッケージの実装構造において、高速信号の伝送特性、接続信頼性、及び実装性の向上を図る。

【解決手段】 平坦な下面を有し半導体装置を上面に搭載するためのパッケージ本体部と、前記パッケージ本体部の平坦な下面側に形成され、前記パッケージ本体部の外周方向に寸法が大きくなる複数のはんだバンプとを有するバンプグリッドアレイ型パッケージと、前記はんだバンプの高さに応じて、高さが段階的に形成されている部分を有する基板とにおいて、前記バンプグリッドアレイ型パッケージの前記はんだバンプが前記段階的に形成されている部分に接合されることによって、前記バンプグリッドアレイ型パッケージが前記基板に実装される。

図1に示したセラミックBGAパッケンジの図2に示した基板への実装構造を示す図



【特許請求の範囲】

【請求項1】 平坦な下面を有し半導体装置を上面に搭 載するためのパッケージ本体部と、

前記パッケージ本体部の平坦な下面側に形成され、前記 パッケージ本体部の外周方向に寸法が大きくなる複数の はんだバンプとを有することを特徴とするバンプグリッ ドアレイ型パッケージ。

【請求項2】 請求項1記載のバンプグリッドアレイ型 パッケージを実装する基板であって、

前記バンプグリッドアレイ型パッケージに形成された前 10 記はんだバンプの高さに応じて、前記基板の高さが段階 的に形成されている部分を有し、

前記バンプグリッドアレイ型パッケージの前記はんだバ ンプが前記段階的に形成されている部分に接合されるこ とによって、前記バンプグリッドアレイ型パッケージが 前記基板に実装されることを特徴とする基板。

【請求項3】 請求項1記載のバンプグリッドアレイ型 パッケージを実装する基板であって、

前記バンプグリッドアレイ型パッケージに形成された前 記はんだバンプの高さに応じた高さを有し、底面にフッ 20 トプリントが形成されている複数の凹部を有し、

前記バンプグリッドアレイ型パッケージの前記はんだバ ンプが前記凹部に接合されることによって、前記バンプ グリッドアレイ型パッケージが前記基板に実装されるこ とを特徴とする基板。

【請求項4】 請求項1記載のバンプグリッドアレイ型 パッケージの前記はんだバンプが請求項2記載の基板の 前記段階的に形成された部分に接合されることによっ て、前記バンプグリッドアレイ型パッケージが前記基板 に実装されていることを特徴とする実装構造。

【請求項5】 請求項1記載のバンプグリッドアレイ型 パッケージの前記はんだバンプが請求項3記載の基板の 前記凹部に接合されることによって、前記バンプグリッ ドアレイ型パッケージが前記基板に実装されていること を特徴とする実装構造。

【請求項6】 前記半導体装置は前記バンプグリッドア レイ型パッケージの中央部に搭載され、前記半導体装置 の高速信号用端子は、前記バンプグリッドアレイ型パッ ケージの中央部に形成された前記はんだバンプに接続さ れていることを特徴とする請求項1記載のバンプグリッ 40 ドアレイ型パッケージ。

【請求項7】 前記段階的に形成されている部分の最も 表面の部分に、高速信号伝搬用配線パターンを有するこ とを特徴とする請求項2記載の基板。

【請求項8】 最も表面の部分に、高速信号伝搬用配線 パターンを有することを特徴とする請求項3記載の基 板。

【請求項9】 前記半導体装置は前記バンプグリッドア レイ型パッケージの中央部に搭載され、前記半導体装置

ケージの中央部に形成された前記はんだバンプを介し て、前記基板の前記段階的に形成されている部分の最も 表面の部分に形成された高速信号伝搬用配線パターンに 接続されていることを特徴とする請求項4記載の実装構

【請求項10】 前記半導体装置は前記バンプグリッド アレイ型パッケージの中央部に搭載され、前記半導体装 置の高速信号用端子は、前記バンプグリッドアレイ型パ ッケージの中央部に形成された前記はんだバンプを介し て、前記基板の最も表面の部分に形成された高速信号伝 搬用配線パターンに接続されていることを特徴とする請 求項5記載の実装構造。

【請求項11】 請求項9記載の実装構造と、 前記高速信号伝搬用配線パターンに接続された光素子

前記半導体装置に接続された電子回路とを含むことを特 徴とする電子装置。

【請求項12】 前記バンプグリッドアレイ型パッケー ジの中央部に形成されている前記はんだバンプは、中心 部に第1の金属を有し外周部にはんだを有するコア入り バンプを含むことを特徴とする請求項1又は6記載のバ ンプグリッドアレイ型パッケージ。

【請求項13】 上面に半導体装置を搭載し下面に複数 のはんだバンプを有するバンプグリッドアレイ型パッケ ージを実装する基板であって、

前記バンプグリッドアレイ型パッケージを実装する領域 に、複数のスルーホールが形成されていることを特徴と する基板。

【請求項14】 上面に半導体装置を搭載し、下面に複 30 数のはんだバンプを有するバンプグリッドアレイ型パッ ケージであって、

下面に最上層を酸化し易くはんだ濡れが悪い第1の金属 の薄膜で構成したグランドパターンを有し、

前記グランドパターン上に最上層を酸化しにくくはんだ 濡れが良い第2の金属の薄膜で構成したはんだバンプを 有することを特徴とするバンプグリッドアレイ型パッケ ージ。

【請求項15】 上面に半導体装置を搭載し、下面に複 数のはんだバンプを有するバンプグリッドアレイ型パッ ケージであって、

前記パッケージの端部に前記はんだバンプと確定的な位 置関係にある良否判定用パターンを有し、

前記パッケージの製造時、前記良否判定用パターンが前 記パッケージから欠けた場合及び前記良否判定用パター ンの位置が所定の領域からずれている場合の少なくとも どちらか一方を満足する場合、前記パッケージは否と判 断されることを特徴とするバンプグリッドアレイ型パッ ケージ。

【請求項16】 上面に半導体装置を搭載し、下面に複 の高速信号用端子は、前記バンプグリッドアレイ型パッ 50 数のはんだバンプを有するバンプグリッドアレイ型パッ

01/13/2004, EAST Version: 1.4.1

ケージであって、

前記パッケージの端部に前記はんだバンプと確定的な位置関係にある良否判定用スルーホールを有し、

前記パッケージの製造時、前記良否判定用スルーホールが前記パッケージから欠けた場合及び前記良否判定用スルーホールの位置が所定の領域からずれている場合の少なくともどちらか一方を満足する場合、前記パッケージは否と判断されることを特徴とするバンプグリッドアレイ型パッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バンプグリッドアレイ型パッケージ及び基板並びに実装構造に関し、特に、高速信号を扱う半導体装置を実装するためのバンプグリッドアレイ型パッケージ及び基板並びに実装構造に関する。

[0002]

【従来の技術】光信号などを処理するために、GaAs等を用いて半導体装置の高速化が図られている。このような高速信号用半導体装置の開発に伴って、その半導体20装置を実装する技術も高速信号に対応したものでなければならない。例えば、2.4Gbit/s用光/電モジュールを実装する場合、光素子とGaAsLSIチップとの間の配線長を10mm以下になるようにモジュールを実装する必要がある。

【0003】また、常に、チップ及びパッケージを堅固 に基板に接続する必要がある。さらに、チップ及びパッ ケージを容易に基板等に実装できる必要がある。このよ うに、高速特性、接続信頼性、及び実装性に優れた高速 信号用半導体装置のパッケージ及び実装技術の開発が要 30 求されている。

【0004】始めに、高速特性に関して従来の実装構造について説明する。図11に、従来の高速信号用LSIチップの実装構造例1を示す。図11では、プリント基板1上に、GaAsLSIチップ2、光素子3、及びチップ抵抗4が実装されている。GaAsLSIチップ2は、エボキシ樹脂5で保護され、光素子3は、さらに光ファイバ6に接続されている。例えば、高速のデータ信号が、GaAsLSIチップ2に供給され処理された後、高速の電気信号としてチップ抵抗4を介して光素子3に供給される。光素子3では、高速の電気信号を光信号に変換して光ファイバ6を介して他の回路へ送信する。また、逆に、光ファイバ6を介して光素子3に到来した光信号は、高速の電気信号に変換されてチップ抵抗4を介してGaAsLSIチップ2に供給される。

【0005】このように、GaAsLSIチップ2と光素子3との間は、非常に高速の電気信号が伝送される。 高周波信号が、プリント基板1に配した分布定数線路を 伝送する場合、一般的にインダクタンス成分が発生し損失となる。従って、GaAsLSIチップ2と光素子3 50

との間の配線長は、極力短くする必要がある。そのためには、図11に示すように、GaAsLSIチップ2を直接プリント基板1の上に実装するチップオンボード (COB) 実装が適している。

【0006】しかし、プリント基板1の熱膨張係数は2 0ppmで、GaAsLSIチップ2の熱膨張係数は 6.4ppmで、両者の熱膨張係数は不整合である。また、GaAsLSIチップ2は、比較的脆いことにより、熱履歴が加わった場合、GaAsLSIチップ2が 10 割れる恐れが生じる。

【0007】そこで、図12に示すような実装構造が考えられている。図12は、従来の高速信号用LSIチップの実装構造例2を示す。この実装構造例2では、GaAsLSIチップ2は、セラミックQFP(Quadra Flat Package)7にパッケージンクされ、それがプリント基板1にリード8を介して実装されている。セラミックの熱膨張係数は、約7ppmなので、GaAsLSIチップ2の熱膨張係数6.4ppmと整合し、熱履歴が加わっても割れる恐れはない。しかし、セラミックQFP7のGaAsLSIチップ2の実装位置からリードまでの距離が長いため、GaAsLSIチップ2と光素子3との間の距離が、特性上要求されている10mmを大きくオーバーする。

【0008】そこで、現在は、図13に示すような実装構造が主に使用されている。図13は、従来の高速信号用LSIチップの実装構造例3を示す。この実装構造例3では、GaAsLSIチップ2は、セラミック・バンプグリッドアレイ型(BGA:Bump Grid Array)パッケージ9上にパッケージングされエポキシ樹脂11で保護されている。セラミックBGAパッケージ9は、さらにプリント基板1とはんだバンプ10によって実装されている。

【0009】はんだバンプ10は、図12に示すリード8に比べて配線長を短くできるので、GaAsLSIチップ2と光素子3との間の距離を、要求値より短くできる。さらに、セラミックの熱膨張係数は、約7ppmなので、GaAsLSIチップ2の熱膨張係数6.4ppmと整合し、熱履歴が加わっても割れる恐れはない。

【0010】次に、接続信頼性に関して従来の実装構造について説明する。図14は、従来のセラミックBGAパッケージの構造例を示す。(A)は、セラミックBGAパッケージをはんだバンプ形成面から見た図であり、(B)は、セラミックBGAパッケージの断面図である。

【0011】図13に示すようにGaAsLSIチップ2をセラミックBGAパッケージ9にパッケージングした場合、高速特性を安定化させるため、一般的にはんだバンプ10の形成面にグランドパターン12を形成する。従って、セラミックBGAパッケージ9をプリント基板1に信頼性高く接続するため、このグランドパター

ン12上にも、はんだバンプ10を形成する。

【0012】グランドパターン12及びグランドパター ン12の領域以外のはんだバンプ10は、マスクパター ンによって比較的精度良く形成される。しかし、グラン ドパターン12上のはんだバンプ10は、グランドパタ ーン12上に、有機系レジスト及びガラスコートを使用 してはんだバンプ用ランドを形成して構成される。

【0013】次に、実装性に関して従来の実装方法につ いて説明する。図15は、従来のセラミックBGAパッ ケージをはんだバンプ形成面から見た図である。セラミ 10 ックBGAパッケージ9をプリント基板1に実装する場 合、汎用の表面実装装置(surface mount device:SMD)用の量産搭載機を使用するこ とができる。この場合、セラミックBGAパッケージ9 の外形寸法を使用して、セラミックBGAパッケージ9 の位置合わせが行なわれる。

[0014]

【発明が解決しようとする課題】しかしながら、上述し た従来のセラミックBGAパッケージ及びその実装構造 には次のような問題点がある。図13に示した従来の実 20 装構造例3では、良好な高速特性を得るためGaAsL SIチップ2と光素子3との間の配線長を短くする必要 があり、そのためにはんだバンプ10は小さく構成され る。この場合、セラミックBGAパッケージの熱膨張係 数が7ppmで、プリント基板1の熱膨張係数が20p pmで、両者の熱膨張係数が不整合となり、はんだ接合 部にクラックが発生する恐れがあった。

【0015】図14に示した従来のセラミックBGAパ ッケージでは、グランドパターン12上にはんだバンプ 用ランドを形成するために、有機系レジスト及びガラス 30 コートが使用されている。しかし、この方法では、グラ ンドパターン12上のはんだバンプ用ランドの形成精度 が悪く($\pm 100 \mu m$)、その結果はんだバンプ10の 高さがばらつき、接触不良となる恐れがあった。

【0016】図15に示した従来のセラミックBGAパ ッケージでは、セラミックBGAパッケージ9の外形寸 法とはんだバンプ10の位置との関係が設計通りに決定 されない場合がある。このようなセラミックBGAパッ ケージ9を、汎用のSDM用の量産搭載機を使用してプ リント基板1に実装する場合、搭載位置がずれる恐れが 40 あった。

【0017】本発明の目的は、上記の問題点を鑑みて、 バンプグリッドアレイ型パッケージの実装構造におい て、高速信号の伝送特性、接続信性、及び実装性の向上 を図る。

[0018]

【課題を解決するための手段】上記課題を解決するため に本発明では、下記の手段を講じたことを特徴とするも のである。請求項1記載の発明装置では、バンプグリッ

体装置を上面に搭載するためのパッケージ本体部と、前 記パッケージ本体部の平坦な下面側に形成され、前記パ ッケージ本体部の外周方向に寸法が大きくなる複数のは んだバンプとを有することを特徴とする。

【0019】請求項2記載の発明装置では、請求項1記 載のバンプグリッドアレイ型パッケージを実装する基板 であって、前記バンプグリッドアレイ型パッケージに形 成された前記はんだバンプの高さに応じて、前記基板の 高さが段階的に形成されている部分を有し、前記バンプ グリッドアレイ型パッケージの前記はんだバンプが前記 段階的に形成されている部分に接合されることによっ て、前記バンプグリッドアレイ型パッケージが前記基板 に実装されることを特徴。

【0020】請求項3記載の発明装置では、請求項1記 載のバンプグリッドアレイ型パッケージを実装する基板 であって、前記バンプグリッドアレイ型パッケージに形 成された前記はんだバンプの高さに応じた高さを有し、 底面にフットプリントが形成されている複数の凹部を有 し、前記バンプグリッドアレイ型パッケージの前記はん だバンプが前記凹部に接合されることによって、前記バ ンプグリッドアレイ型パッケージが前記基板に実装され ることを特徴とする。

【0021】請求項4記載の発明の実装構造では、請求 項1記載のバンプグリッドアレイ型パッケージの前記は んだバンプが請求項2記載の基板の前記段階的に形成さ れた部分に接合されることによって、前記バンプグリッ ドアレイ型パッケージが前記基板に実装されていること を特徴とする。

【0022】請求項5記載の発明の実装構造では、請求 項1記載のバンプグリッドアレイ型パッケージの前記は んだバンプが請求項3記載の基板の前記凹部に接合され ることによって、前記バンプグリッドアレイ型パッケー ジが前記基板に実装されていることを特徴とする。

【0023】請求項6記載の発明装置では、請求項1記 載のバンプグリッドアレイ型パッケージにおいて、前記 半導体装置は前記バンプグリッドアレイ型パッケージの 中央部に搭載され、前記半導体装置の高速信号用端子 は、前記バンプグリッドアレイ型パッケージの中央部に 形成された前記はんだバンプに接続されていることを特 徴とする。

【0024】請求項7記載の発明装置では、請求項2記 載の基板において、前記段階的に形成されている部分の 最も表面の部分に、高速信号伝搬用配線パターンを有す ることを特徴とする。請求項8記載の発明装置では、請 求項3記載の基板において、最も表面の部分に、高速信 号伝搬用配線パターンを有することを特徴とする。

【0025】請求項9記載の発明装置では、請求項4記 載の実装構造において、前記半導体装置は前記バンプグ リッドアレイ型パッケージの中央部に搭載され、前記半 ドアレイ型パッケージであって、平坦な下面を有し半導 50 導体装置の高速信号用端子は、前記バンプグリッドアレ

ことを特徴とする。

イ型パッケージの中央部に形成された前記はんだバンプ を介して、前記基板の前記段階的に形成されている部分 の最も表面の部分に形成された高速信号伝搬用配線パタ ーンに接続されていることを特徴とする。

【0026】請求項10記載の発明装置では、請求項5 記載の実装構造において、前記半導体装置は前記バンプ グリッドアレイ型パッケージの中央部に搭載され、前記 半導体装置の高速信号用端子は、前記バンプグリッドア レイ型パッケージの中央部に形成された前記はんだバン プを介して、前記基板の最も表面の部分に形成された高 10 速信号伝搬用配線パターンに接続されていることを特徴 とする。

【0027】請求項11記載の発明装置では、電子装置 であって、請求項9記載の実装構造と、前記高速信号伝 搬用配線パターンに接続された光素子と、前記半導体装 置に接続された電子回路とを含むことを特徴とする。

【0028】請求項12記載の発明装置では、請求項1 又は6記載のバンプグリッドアレイ型パッケージにおい て、前記バンプグリッドアレイ型パッケージの中央部に 形成されている前記はんだバンプは、中心部に第1の金 20 属を有し外周部にはんだを有するコア入りバンプを含む ことを特徴とする。

【0029】請求項13記載の発明装置では、上面に半 導体装置を搭載し下面に複数のはんだバンプを有するバ ンプグリッドアレイ型パッケージを実装する基板であっ て、前記バンプグリッドアレイ型パッケージを実装する 領域に、複数のスルーホールが形成されていることを特 徴とする。

【0030】請求項14記載の発明装置では、上面に半 導体装置を搭載し、下面に複数のはんだバンプを有する 30 バンプグリッドアレイ型パッケージであって、下面に最 上層を酸化し易くはんだ濡れが悪い第1の金属の薄膜で 構成したグランドパターンを有し、前記グランドパター ン上に最上層を酸化しにくくはんだ濡れが良い第2の金 属の薄膜で構成したはんだバンプを有することを特徴と する。

【0031】請求項15記載の発明装置では、上面に半 導体装置を搭載し、下面に複数のはんだバンプを有する バンプグリッドアレイ型パッケージであって、前記パッ ケージの端部に前記はんだバンプと確定的な位置関係に 40 ある良否判定用パターンを有し、前記パッケージの製造 時、前記良否判定用パターンが前記パッケージから欠け た場合及び前記良否判定用パターンの位置が所定の領域 からずれている場合の少なくともどちらか一方を満足す る場合、前記パッケージは否と判断されることを特徴と する。

【0032】請求項16記載の発明装置では、上面に半 導体装置を搭載し、下面に複数のはんだバンプを有する バンプグリッドアレイ型パッケージであって、前記パッ

ある良否判定用スルーホールを有し、前記パッケージの 製造時、前記良否判定用スルーホールが前記パッケージ から欠けた場合及び前記良否判定用スルーホールの位置 が所定の領域からずれている場合の少なくともどちらか 一方を満足する場合、前記パッケージは否と判断される

【0033】以上の発明は、以下のように作用する。請 求項1記載のバンプグリッドアレイ型パッケージ、及び 請求項2又は3記載の基板、並びに請求項4又は5記載 の実装構造においては、平坦な下面を有するパッケージ を使用でき、かつパッケージの外周方向にはんだバンプ の寸法が大きくなるように構成される。従って、製造の 簡易な汎用のセラミック平板をパッケージとして使用で きるので低コスト化が実現できる。さらに、パッケージ の中央部のはんだバンプを小さくしつつ、熱膨張係数の 不整合により発生する応力を適切に緩和することができ る。従って、上記の実装構造に熱履歴を加えた場合、バ ンプグリッドアレイ型パッケージ上に搭載した半導体装 置が割れる確率を低減できる。

【0034】請求項6記載のバンプグリッドアレイ型パ ッケージ、請求項7又は8記載の基板、及び請求項9又 は10記載の実装構造、並びに請求項11記載の電子装 置においては、パッケージ中央に搭載された半導体装置 の高速信号用端子は、パッケージの中央部に形成された 比較的小さなはんだバンプを介して、基板の高速信号伝 搬用配線パターンに接続される。

【0035】従って、半導体装置は、より短い配線長に よって、光素子等の他デバイスに接続される。よって、 高速信号を、より低損失で半導体装置と光素子等との間 を伝搬させることができる。請求項12記載のバンプグ リッドアレイ型パッケージにおいては、はんだバンプ は、中心部に第1の金属を有し外周部にはんだを有する コア入りバンプを含む。従って、実装時、外周部のはん だバンプの溶融時の凝縮力によって、中央部の小さなは んだバンプが潰れることを防止できる。

【0036】請求項13記載の基板においては、バンプ グリッドアレイ型パッケージを実装する領域に、複数の スルーホールが形成されている。従って、熱膨張係数の 不整合による応力を緩和することができる。請求項14 記載のバンプグリッドアレイ型パッケージにおいては、 グランドパターン上のはんだバンプに関して、有機系レ ジストを使用せず、金属めっきによってはんだバンプを 形成している。従って、はんだバンプの高さのばらつき を抑えることができ、接続不良の発生確率を低減するこ とができる。

【0037】請求項15又は16記載のバンプグリッド アレイ型パッケージにおいては、パッケージの端部に良 否判定用パターン或いは良否判定用スルーホールが形成 されている。従って、良否判定を容易に行なえる。その ケージの端部に前記はんだバンプと確定的な位置関係に 50 結果、汎用の表面実装用の量産搭載機を使用して基板に

実装する場合、搭載位置がずれる恐れが大幅に低減で き、良好な実装性を実現できる。

[0038]

【発明の実施の形態】始めに、良好な高速特性を得るた めの本発明に係わる実装構造について説明する。まず、 本発明に係わるセラミックBGAパッケージの実装構造 について、図1~図4を参照して説明する。図1は、本 発明に係わるセラミックBGAパッケージの第1実施例 の構造図である。(A)は、セラミックBGAパッケー ジのはんだバンプ形成面から見た図であり、(B)は、 セラミックBGAパッケージの断面図である。図2は、 本発明に係わるプリント基板の第1実施例の構造図であ る。図3は、図1に示したセラミックBGAパッケージ の図2に示した基板への実装構造を示す図である。図4 は、本発明に係わる電子装置の第1実施例の構造図であ る。

【0039】図1に示すセラミックBGAパッケージ2 0は、A12 O3 のセラミック平板で構成されており、 パッケージの外周方向に高くなるように形成されたはん だバンプ22を有している。はんだの材質としては、6 20 OSn/40Pbを使用できる。例えば、はんだバンプ 22は、パッケージの中央部では150 μm、その回り の領域では500μm、外周部では800μmの高さを 有している。

【0040】図2に示すプリント基板24は、例えば、 FR-4なるプリント基板材料で構成することができ る。また、プリント基板24は、図1に示すセラミック BGAパッケージ20のはんだバンプ22の高さに対応 して、図2に示すように階段状に構成されている。各段 では、はんだバンプ22を接続するための配線パターン 30 25 (或いはフットプリント)が形成されている。

【0041】図1に示したセラミックBGAパッケージ 20は、図2に示したプリント基板24上に、図3に示 すように実装される。このような構造は、セラミックB GAパッケージ20 (熱膨張係数7ppm)とプリント 基板24(熱膨張係数20ppm)との間の熱膨張係数 の不整合性による応力を、緩和するように作用する。

【0042】一般的に、上記のセラミックBGAパッケ ージ20とプリント基板24との実装構造に熱履歴が加 わると、セラミックBGAパッケージ20に応力が発生 40 する。この応力は、セラミックBGAパッケージ20の 中央部ほど弱く、パッケージの外周部に近づくにつれて 大きくなる。セラミックBGAパッケージ20は、複数 のはんだバンプ22でプリント基板24に実装されてお り、大きいはんだバンプ22ほど大きい応力を吸収でき る。従って、応力の小さい中央部においては、はんだバ ンプ22の大きさを小さくすることができる。はんだバ ンプ22の小さい部分では、プリント基板24の高さを 高くして接続を可能にしている。

使用できるので、製造の簡易な且つ汎用のセラミック平 板を適用することができ、結果的に低コスト化に繋が る。さらに、パッケージの中央部のはんだバンプを小さ くしつつ、熱膨張係数の不整合により発生する応力を適 切に緩和することができる。従って、上記の実装構造に 熱履歴を加えた場合、GaAsLSIチップ2が割れる 確率を低減できる。

10

【0044】また、図3の実装構造では、GaAsLS 「チップ2は、セラミックBGAパッケージ20の中央 部の上に実装され、その高速信号の端子は、ワイヤーボ ンディング26及びパッケージ中央部の最小のはんだバ ンプ22を介して、プリント基板24上の最上段に構成 された高速信号用配線28に接続されている。この高速 信号用配線28は、さらに図示しない光素子に接続され

【0045】図4の電子装置では、本発明に係わる実装 構造を適用した例を示している。本電子装置では、図面 の右方向から供給されたデータがセラミックBGAパッ ケージ20上のGaAsLSIチップ2で処理され、よ り短い配線長により、抵抗Rを介してレーザダイオード LD(光素子)へ伝送される。

【0046】上記の実装構造によれば、GaAsLSI チップ2は、より短い配線によって、光素子に接続され る。従って、高速信号をより低損失で、GaAsLSI チップと光素子との間を伝搬させることができる。な お、図3の実装構造では、図2に示したプリント基板2 4の代わりに図5に示したプリント基板30を使用する こともできる。図5は、本発明に係わるプリント基板の 第2実施例の構造図である。図5に示すプリント基板3 Oでは、図1に示したセラミックBGAパッケージ20 に形成したはんだバンプ22の高さに対応して、はんだ バンプ22を受け入れるための凹部32が形成されてい る。さらに、各凹部32には、はんだバンプ22と接合 するための配線パターン及びフットプリントが形成され ている。このような凹部パターンは、配線パターンを内 部に有する多層プリント基板に、表層から内層の配線パ ターンにドリルをつきあてることにより容易に形成でき る。

【0047】図5に示すプリント基板30を使用した場 合も、セラミックBGAパッケージ20の中央部のはん だバンプ22を小型化でき、かつ熱膨張係数の不整合性 によって発生する応力を緩和することができる。さら に、プリント基板30の最も表層に高速信号用配線を形 成し、セラミックBGAパッケージ20の最小のはんだ バンプ22と接合することによって、GaAsLSIチ ップ2からの高速信号をより短い配線長で光素子等へ伝 搬することができる。

【0048】図6は、本発明に係わるセラミックBGA パッケージの第2実施例の構造図である。 図1に示すよ 【0043】以上の実装構造では、平板なパッケージを 50 うに、大きさが異なるはんだバンプ22を混載している

セラミックBGAパッケージ20では、リフロー時に大きいはんだバンプの凝集力の影響により、小さいはんだバンプが潰れる恐れがある。従って、接続信頼性が確保できない。

【0049】小さいはんだバンプの潰れ防止のために、図6に示すように、小さいはんだバンプを、中心部を銅Cuで構成し外周部をはんだ(60Sn/40Pb)で構成したコア入りバンプ22aで構成する。このコア入りバンプ22aは、リフロー時の大きいはんだバンプの凝集力によっても潰れにくい特徴を有している。従って、実装時、外周部のはんだバンプ(60Sn/40Pb)の溶融時の凝縮力によって、小さなはんだバンプ22aが潰れることを防止できる。

【0050】図7は、本発明に係わるプリント基板の第3実施例の平面図である。図7に示すプリント基板40では、セラミックBGAパッケージ20のはんだバンプ22と接合するためのフットプリント42が形成され、さらにそれらの間にスルーホール(例えば、直径0.3mm程度)44が形成されている。このようにスルーホール44を形成すると、プリント基板40に熱履歴が加20わった場合、各フットプリント42を中心を中心として、プリント基板40は伸び縮みする。

【0051】従って、セラミックBGAパッケージ20 (熱膨張係数7ppm)をプリント基板40 (熱膨張係数20ppm)に実装したときの、熱膨張係数の不整合によって各フットプリント42に発生する応力は、非常に小さくなる。このように、本プリント基板40では、スルーホール44を各フットプリント42の間に形成することにより、熱膨張係数の不整合による応力を緩和することができる。

【0052】次に、高い接続信頼性を得るための本発明に係わるセラミックBGAパッケージの実装構造について、図8を参照して説明する。図8は、本発明に係わるセラミックBGAパッケージの第3実施例をはんだバンプ形成面から見た図である。本セラミックBGAパッケージ50では、高速特性を安定化させるために、はんだバンプ形成面にグランドパターン52が形成されている。さらに、グランドパターン52の上には、バンプ用ランド54が形成されている。

【0053】グランドパターン52では、その最表層のパターンは、薄膜Ni等の酸化し易くはんだ濡れが悪い金属で構成されている。また、バンプ用ランド54の最表層のパターンは、薄膜Auで形成されている。このように、有機系レジストを使用せず、金属めっきによってはんだバンプを形成したため、バンプ用ランド54のサイズのばらつきを抑えることができる。その結果、はんだバンプの高さのばらつきを抑えることができ、接続不良の発生確率を低減することができる。

【0054】次に、良好な実装性を得るための本発明に 切に緩和することができる。従って、上記の実装構造に 係わるセラミックBGAパッケージの構造について、図 50 熱履歴を加えた場合、バンプグリッドアレイ型パッケー

12

9及び図10を参照して説明する。図9は、本発明に係わるセラミックBGAパッケージの第4実施例をはんだバンプ形成面から見た図である。図10は、本発明に係わるセラミックBGAパッケージの第5実施例をはんだバンプ形成面から見た図である。

【0055】図9に示したセラミックBGAパッケージ60では、パッケージの四隅に良否判定用パターン62が、はんだバンプ64と共に形成される。良否判定用パターン62は、セラミックBGAパッケージ60が切り10出されるなどして製造されるとき、外形寸法から所定の位置に納まるように形成される。さらに、良否判定用パラレル62は、はんだバンプ64と同じマスクを用いて形成されるので、それらの位置関係は常に正確に保たれる

【0056】図10に示したセラミックBGAパッケージ70においても同様に、パッケージの四隅にスルーホール72が、はんだバンプ74と共に形成される。スルーホール72は、セラミックBGAパッケージ70が切り出されるなどして製造されるとき、外形寸法から所定の位置に納まるように形成される。さらに、スルーホール72は、はんだバンプ74と同じマスクを用いて形成されるので、それらの位置関係は常に正確に保たれる。【0057】図9及び図10に示したセラミックBGAパッケージ60、70では、それらの製造後、良否判定パターン62又はスルーホール72がパッケージ本体から欠けている場合、及びパッケージの外形寸法に対して所定の位置(例えばL1±ΔL1、L2±ΔL2)から外れている場合、不良品として除去される。

【0058】このように、セラミックBGAパッケージ 60、70は、容易に良否判定が行なえるので、汎用の SDM用の量産搭載機を使用してプリント基板に実装す る場合、搭載位置がずれる恐れが大幅に低減できる。従 って、良好な実装性を実現できる。

【0059】以上、本発明の実施例により説明したが、本発明はこれらの実施例に限定されるものではなく、本発明の範囲内で改良及び変形が可能であることは言うまでもない。

[0060]

【発明の効果】上述したように、本発明によれば以下に示す効果を有する。請求項1記載のバンプグリッドアレイ型パッケージ、及び請求項2又は3記載の基板、並びに請求項4又は5記載の実装構造においては、平坦な下面を有するパッケージを使用でき、かつパッケージの外周方向にはんだバンプの寸法が大きくなるように構成される。従って、製造の簡易な汎用のセラミック平板をパッケージとして使用できるので低コスト化が実現できる。さらに、パッケージの中央部のはんだバンプを小さくしつつ、熱膨張係数の不整合により発生する応力を適切に緩和することができる。従って、上記の実装構造に熱履歴を加えた場合、バンプグリッドアレイ型パッケー

ジ上に搭載した半導体装置が割れる確率を低減できる。 【0061】請求項6記載のバンプグリッドアレイ型パ ッケージ、請求項7又は8記載の基板、及び請求項9又 は10記載の実装構造、並びに請求項11記載の電子装 置においては、パッケージ中央に搭載された半導体装置 の高速信号用端子は、パッケージの中央部に形成された 比較的小さなはんだバンプを介して、基板の高速信号伝 搬用配線パターンに接続される。

【0062】従って、半導体装置は、より短い配線長に よって、光素子等の他デバイスに接続される。よって、 高速信号を、より低損失で半導体装置と光素子等との間 を伝搬させることができる。請求項12記載のバンプグ リッドアレイ型パッケージにおいては、はんだバンプ は、中心部に第1の金属を有し外周部にはんだを有する コア入りバンプを含む。従って、実装時、外周部のはん だバンプの溶融時の凝縮力によって、中央部の小さなは んだバンプが潰れることを防止できる。

【0063】請求項13記載の基板においては、バンプ グリッドアレイ型パッケージを実装する領域に、複数の スルーホールが形成されている。従って、熱膨張係数の 20 1 プリント基板 不整合による応力を緩和することができる。請求項14 記載のバンプグリッドアレイ型パッケージにおいては、 グランドパターン上のはんだバンプに関して、有機系レ ジストを使用せず、金属めっきによってはんだバンプを 形成している。従って、はんだバンプの高さのばらつき を抑えることができ、接続不良の発生確率を低減するこ とができる。

【0064】請求項15又は16記載のバンプグリッド アレイ型パッケージにおいては、パッケージの端部に良 否判定用パターン或いは良否判定用スルーホールが形成 30 されている。従って、良否判定を容易に行なえる。その 結果、汎用の表面実装用の量産搭載機を使用して基板に 実装する場合、搭載位置がずれる恐れが大幅に低減で き、良好な実装性を実現できる。

【図面の簡単な説明】

【図1】本発明に係わるセラミックBGAパッケージの 第1実施例の構造図。(A)は、セラミックBGAパッ ケージのはんだバンプ形成面から見た図、(B)は、セ ラミックBGAパッケージの断面図

- 【図2】本発明に係わる基板の第1実施例の構造図。
- 【図3】図1に示したセラミックBGAパッケージの図 2に示した基板への実装構造を示す図。
- 【図4】本発明に係わる電子装置の第1 実施例の構造
- 【図5】本発明に係わるプリント基板の第2実施例の構 造図。
- 【図6】本発明に係わるセラミックBGAパッケージの 第2実施例の構造図。
- 【図7】本発明に係わるプリント基板の第3実施例の平 面図。

【図8】本発明に係わるセラミックBGAパッケージの 第3実施例をはんだバンプ形成面から見た図。

【図9】本発明に係わるセラミックBGAパッケージの 第4実施例をはんだバンプ形成面から見た図。

【図10】本発明に係わるセラミックBGAパッケージ の第5実施例をはんだバンプ形成面から見た図。

【図11】従来の高速信号用LSIチップの実装構造例

【図12】従来の高速信号用LSIチップの実装構造例 10 2.

【図13】従来の高速信号用しSIチップの実装構造例 3.

【図14】従来のセラミックBGAパッケージの構造 例。(A)は、セラミックBGAパッケージをはんだバ ンプ形成面から見た図、(B)は、セラミックBGAパ ッケージの断面図。

【図15】従来のセラミックBGAパッケージをはんだ バンプ形成面から見た図。

【符号の説明】

- 2 GaAsLSIチップ
- 3 光素子
- 4 チップ抵抗
- 5 エポキシ樹脂
- 6 光ファイバ
- 7 セラミックQFP
- 8 リード
- 9 セラミックBGAパッケージ
- 10 はんだバンプ
- 11 エポキシ樹脂
 - 12 グランドパターン
 - 13 ランド
 - 20 セラミックBGAパッケージ
 - 22 はんだバンプ
 - 22a コア入りバンプ
 - 24 プリント基板
 - 25 配線パターン
 - 26 ワイヤーボンディング
 - 28 高速信号用配線
- 40 30 プリント基板
 - 32 凹部
 - 40 プリント基板
 - 42 フットプリント
 - 44 スルーホール
 - 50 セラミックBGAパッケージ
 - 52 グランドパターン
 - 54 バンプ用ランド
 - 60 セラミックBGAパッケージ
 - 62 良否判定パターン
- 50 64 はんだバンプ


01/13/2004, EAST Version: 1.4.1

- 70 セラミックBGAパッケージ
- 72 スルーホール

74 はんだバンプ

【図1】

本発明に係わるセラミックBGAバッケージの第1実施例の 構成面。(A)はセラミックBGAバッケージのはんだパンプ形 成面から見た図、(B)はセラミックBGAバッケージの単面 図




(A)はんがされが形成面 (B)断面

【図2】


16

本発明に振わる基板の第1実施例の構造図




【図3】

図1に示したセラミックBGAバッケンの図2に 示した基板への実装構造を示す図




【図4】

本発用に係わる電子装置の第1実施例の構造団




【図5】

本発明に係わるプリント基板の第2実施例の構造団




【図7】

本発明に使わるアリント基板の第3 実施例の 平面図




【図9】

本発明に係わるセラミックBGAバッケージの第4実 施例をは人だパンプ形成面から見た図




【図15】

従来のセラミックBGAバッケージをはんだ バンプ形成面から見た図




【図6】

本発明に係わるセラミックBGAバッケージの第2 実施例の構造図




【図8】

本発明に係わるセラミックBGAパッケージの第3 実施例をは人だパンプ形成面から見た図



【図10】


本発明に係わるセラミックBGAパッケージの第5 実施例をはんだバンプ形成面から見た図





【図11】

【図12】

【図13】








[図14]

従来のセラミックBGAパッケージの積逸例。(A)は、 セラミックBGAパッケージをはんだパンプ形成面から 見た図(B)は、セラミックBGAパッケージの断面図



(A)はくだパンプ面

(B)断面